多微处理器系统并行解优通讯接口，其结构包括一个共享存储器、一个争用仲裁电路及一组与微处理器数量相同的总线缓冲器。由于争用仲裁电路没有采用公共时钟，因此该接口既可连接同型号的微处理器，也可同时连接不同型号的微处理器。本实用新型还具有结构简单、通讯速度快、操作简便、成本低、无需发“复位”信号就可自动释放共享总线或共享存储器等特点，可广泛用于工业实时控制的多微处理器系统。
主权项
一种多微处理器系统并行解优通讯接口，包括一组与微处理器（１－１、１－２、１－３、……）数量相同的总线缓冲器（２－１、２－２、２－３、……）和一个共享存储器（４），其特征在于还包括一个争用仲裁电路（３），争用仲裁电路（３）通过访问总线（５－１、５－２、５－３、……）和仲裁等待线（６－１、６－２、６－３、……）与各微处理器相连，通过使能控制线（７－１、７－２、７－３、……）与各总线缓冲器（２－１、２－２、２－３、……）相连，各总线缓冲器还通过微处理器总线（８－１、８－２、８－３、……）与各自对应的微处理器相连，通过共享总线（９）与共享存储器相连，这样就把两个或两个以上同型号或不同型号的微处理器连成一个多微处理器系统，并使共享存储器成为各微处理器内存的一部分，从而通过对共享存储器的访问来实现各微处理器之间的通讯。
|
