一、能不能用igbt代替晶体管
1979年，MOS栅功率开关器件作为IGBT概念的先驱即已被介绍到世间。这种器件表现为一个类晶闸管的结构（P-N-P-N四层组成），其特点是通过强碱湿法刻蚀工艺形成了V形槽栅。
80年代初期，用于功率MOSFET制造技术的DMOS（双扩散形成的金属-氧化物-半导体）工艺被采用到IGBT中来。[2]在那个时候，硅芯片的结构是一种较厚的NPT（非穿通）型设计。后来，通过采用PT（穿通）型结构的方法得到了在参数折衷方面的一个显著改进，这是随着硅片上外延的技术进步，以及采用对应给定阻断电压所设计的n+缓冲层而进展的[3]。几年当中，这种在采用PT设计的外延片上制备的DMOS平面栅结构，其设计规则从5微米先进到3微米。
90年代中期，沟槽栅结构又返回到一种新概念的IGBT，它是采用从大规模集成（LSI）工艺借鉴来的硅干法刻蚀技术实现的新刻蚀工艺，但仍然是穿通（PT）型芯片结构。[4]在这种沟槽结构中，实现了在通态电压和关断时间之间折衷的更重要的改进。
硅芯片的重直结构也得到了急剧的转变，先是采用非穿通（NPT）结构，继而变化成弱穿通（LPT）结构，这就使安全工作区（SOA）得到同表面栅结构演变类似的改善。
这次从穿通（PT）型技术先进到非穿通（NPT）型技术，是最基本的，也是很重大的概念变化。这就是：穿通（PT）技术会有比较高的载流子注入系数，而由于它要求对少数载流子寿命进行控制致使其输运效率变坏。另一方面，非穿通（NPT）技术则是基于不对少子寿命进行杀伤而有很好的输运效率，不过其载流子注入系数却比较低。进而言之，非穿通（NPT）技术又被软穿通（LPT）技术所代替，它类似于某些人所谓的“软穿通”（SPT）或“电场截止”（FS）型技术，这使得“成本—性能”的综合效果得到进一步改善。
二、LED从芯片制作到外延，衬底，再到最后封装的过程
1.衬底是指蓝宝石晶棒或者是硅经过切片，清洗，还没有其他工艺加工的裸片。也叫基片。
2.外延片是指经过MOCVD加工的片子。
外延生长的基本原理是：在一块加热至适当温度的衬底基片（主要有蓝宝石和、SiC、Si）上，气态物质InGaAlP有控制的输送到衬底表面，生长出特定单晶薄膜。
具体流程是衬底 - 结构设计 - 缓冲层生长 - N型GaN层生长 - 多量子阱发光层生 - P型GaN层生长 - 退火 - 检测（光荧光、X射线） - 外延片
芯片则是最后的工艺，在外延片上进一步加工的来的。
具体流程是外延片→清洗→镀透明电极层→透明电极图形光刻→腐蚀→去胶→平台图形光刻→干法刻蚀→去胶→退火→SiO2沉积→窗口图形光刻→SiO2腐蚀→去胶→N极图形光刻→预清洗→镀膜→剥离→退火→P极图形光刻→镀膜→剥离→研磨→切割→芯片→成品测试。
三、基因芯片的制备方法有哪些？
基因芯片的原位合成法是基于组合化学的合成原理[9], 通过一组定位模板来决定基片表面上不同化学单体的偶联位点和次序, 把腺嘌呤(A)、鸟嘌呤(G)、胞嘧啶(C)、胸腺嘧啶(T)四种不同碱基的核苷酸按不同次序化学偶联在相应的位点, 原位合成序列不同的寡核苷酸探针, 形成DNA芯片. 这一技术是由Affymetrix公司的Fodor及其同事最先发明的[1], 他们使用含光敏化学保护基的DNA合成试剂, 用光脱保护法直接在基片上合成寡核苷酸探针, 即光导向原位合成法. 该方法的优点在于精确性高, 缺点是制造光掩蔽剂既费时又昂贵.
四、集成电路那么精密的东西如何制造出来的
(1)晶圆制造：以Si为例。目前业界主流的IC都是基于Si的，所以我们需要先获得加工的原材料，就是高纯度的硅了。提炼出高纯度的硅之后，我们就考虑如何获得具有相同晶向的单晶硅，厂商会首先通过拉晶的方法得到一根一根的硅碇，通俗表达式通过一块籽晶在熔融的液态硅上拉获得的，在此过程中可以进行N或者P型的掺杂，然后将其打磨，抛光，切片，抛光。产业界所用的硅片都是双面抛光的了，如果你没见过，我告诉你硅片的样子看着就像中间没有洞洞的光盘。目前TSMC主要在用12寸晶圆，不断有说其在推进18寸晶圆。一块晶片上就可以加工得到许许多多相同的IC。然而一块纯硅片是不够的，我们还需要在纯硅两侧镀上氧化层(以后简写为Oxi)，基于硅得天独厚的优势，可以轻易在炉管中加温通氧气获得天然氧化层SiO2绝缘层，这一层是很薄的，.但对COMS工艺具有相当重要的意义。
(2)晶圆加工：这里大概会重复20-30道主流的工艺，它们主要有：Clean、炉管、涂光阻、曝光、软/硬烤、显影、去光阻、蚀刻、掺杂(注入、扩散)、退火、镀铜（我会用金属溅镀sputter）、去铜（做interconnects）等。上面的步骤是需要重复的。对于传统IC而言，大致是：在晶圆表面制作出CMOSFET及各种电阻电容，再用8层立体金属连线将最底下这些器件按照图纸连起来。而在3D IC中更需要TSV、对准、bonding等步骤将两层wafer粘合到一起成为一块3D的芯片。
(3)电性测量：经过上述步奏，一片圆形的晶片上出现许多小格子，每一个格子就是我们希望得到的芯片的雏形了，之后需要测量一下加工完毕的片子的I-V,C-V等电气特性等，是有专门的测量仪器通过探针在打在两侧的金属或poly上扫描分析完成的，我做实验时候用的四个探针，不知道产业界如何。
(4)切割、封装：这一步是在封装厂里做的，晶圆厂（如TSMC）将加工完成的完整晶片运送至芯片封装厂（如日月光），封装厂通过设备将晶片(wafer)切割，得到许多相同的晶粒(die)，此时的芯片会比我们在市场上看到的CPU或内存小而薄得多，这是因为它们还没有封装。封装即是将die固定在塑料或陶瓷基座上，并引出许多引脚，最后用胶水密封。
|
